1.4nm相当宣言が示す競争軸の転換

ファーウェイが打ち出した「2031年に1.4nm相当」という目標は、単なる微細化競争の宣言ではありません。同社が2026年5月に上海のIEEE ISCASで示したのは、露光装置の世代交代を待つのではなく、信号がチップ内外を移動する時間を短くするという発想です。

この構想は、米国の輸出規制で最先端製造装置へのアクセスが制限される中国企業にとって、技術的な迂回路であると同時に、産業政策上のメッセージでもあります。本稿では、τスケーリングとLogicFoldingの技術的意味、TSMCやASMLとの距離、そして量産で避けられない経済性の壁を整理します。

τスケーリングとLogicFoldingの技術的意味

微細化から遅延短縮への視点移動

従来の半導体競争は、トランジスタをより小さく作り、同じ面積に多く詰め込むことで性能と消費電力を改善してきました。TSMCの資料でも、7nmの量産開始は2018年、EUVを使ったN7+の量産開始は2019年と説明されています。微細化は、先端スマートフォンやAIアクセラレーターの性能を引き上げる中心的な手段でした。

ファーウェイのτスケーリングは、この前提をずらします。τは一般に時定数を表す記号で、同社の説明では、デバイス、回路、チップ、システムの各階層で信号伝搬遅延を縮めることが核心です。つまり、トランジスタを物理的に小さくするだけでなく、配線を短くし、抵抗や寄生容量を抑え、命令やデータの流れを最適化する方向に主戦場を移そうとしています。

その代表技術として示されたのがLogicFoldingです。これは従来の平面的なレイアウト制約を崩し、クリティカルパスの配線を短縮する回路アーキテクチャと説明されています。ファーウェイは、2026年秋に投入予定のKirinチップで初めてLogicFoldingを採用し、2031年には高性能チップで14オングストローム、つまり1.4nm相当のトランジスタ密度を狙うとしています。

ここで重要なのは、「1.4nm相当」が物理的な製造ノードそのものを意味しない点です。最先端ファウンドリーがいうA14や1.4nm級ノードは、プロセス、材料、トランジスタ構造、露光、歩留まりを含む製造技術の総称です。一方、ファーウェイの表現は、設計とシステム最適化によって得られる密度や性能の等価性に重心があります。

設計最適化がAI基盤へ広がる理由

この発想はスマートフォンだけで完結しません。ファーウェイはτスケーリングの適用先として、スマートフォンとAIコンピューティングを挙げています。同社の公式発表では、過去6年間にこの考え方に基づいて381種類のチップを設計、量産したと説明されました。これは、単発の研究成果ではなく、製品群に横展開する設計思想として打ち出していることを示します。

AIチップでは、単体の演算性能だけでなく、メモリー、インターコネクト、クラスタ全体の通信遅延が性能を左右します。GPUやAIアクセラレーターがデータセンターで使われる場合、チップ内の演算器が速くても、メモリーやサーバー間通信が詰まれば学習効率は上がりません。ファーウェイがUnifiedBusやSuperPoDに触れるのは、半導体を「1個のチップ」ではなく「システム全体の遅延最適化」として売り込むためです。

この切り口は、米NVIDIAに対抗する中国のAI基盤整備とも重なります。米国の先端AIチップ規制により、中国のクラウド企業や研究機関は輸入GPUへの依存を下げる必要があります。ファーウェイがAscendやKunpeng、HarmonyOSを含むエコシステムを強調するのは、チップ設計、ソフトウェア、開発者基盤を一体で囲い込む戦略です。

ただし、設計で遅延を削ることと、最先端製造ノードを置き換えることは同義ではありません。高度なロジック折り畳みや3D実装は、熱、検査、修理、設計検証を難しくします。AI向けではHBMのような高帯域メモリーや先端パッケージも必要です。τスケーリングは有力な補助線ですが、製造装置の制約を完全に消す魔法ではありません。

米規制下で進む中国半導体内製化の実像

DUV多重露光に残る歩留まりの制約

ファーウェイの半導体戦略を理解するには、米国の規制の積み上がりを見る必要があります。米商務省は2019年5月、ファーウェイ本体と複数の関連会社をエンティティリストに追加しました。2022年10月には、先端コンピューティングIC、スーパーコンピューター、半導体製造装置に関する対中規制が強化されました。

この流れで最も重い制約が、EUV露光装置へのアクセスです。ASMLのEUVは、微細なパターンを少ない工程で形成し、先端ノードの生産性と歩留まりを高めます。ASMLは2025年の年次報告で、年間48台のEUVシステムと279台のDUVシステムを販売したと公表しています。EUVは供給能力だけでなく、運用ノウハウとサプライチェーンも含めて参入障壁が高い装置です。

中国の先端ロジック製造では、EUVなしでDUV多重露光を使う手法が重要になります。ASML自身も、先端の微細パターンをDUVで作る場合、複雑なパターンを複数回に分けて露光するマルチパターニングが使われると説明しています。一方で、EUVの単一露光は工程を簡素化し、ウェハー当たりの工程数やエネルギー、薬液使用量を減らせる可能性があります。

CSISの分析では、SMICとファーウェイは5nm級の量産を目指す一方、中国にはEUVの国内供給元がなく、輸出規制でEUV導入も阻まれています。同分析は、SMICが相当量の液浸DUV装置を保有しているとしつつ、7nmや5nm級の拡大ではエッチング、成膜、検査、計測などの米国系装置がボトルネックになり得ると指摘しています。

つまり、ファーウェイの1.4nm相当構想は、EUVの不在を補う設計側の回答です。しかし量産の現場では、配線層ごとのばらつき、欠陥検出、熱設計、パッケージ歩留まりが効いてきます。チップを1個作れることと、競争力あるコストで大量に作れることの間には大きな距離があります。

研究開発費が支える長期戦の構え

一方で、ファーウェイの資金力と研究開発体制は軽視できません。同社の2025年年次報告によれば、売上高は8809億4100万元、純利益は680億3600万元でした。研究開発費は1923億元で、売上高の21.8%を占めます。研究開発人員は2025年末時点で11万4000人、全従業員の53.7%とされています。

この規模の投資は、制裁下での耐久力を生みます。ファーウェイは通信機器、スマートフォン、クラウド、AI基盤、車載ソリューションを横断しており、半導体を自社製品に組み込む出口を持っています。外販だけで採算を合わせる必要がある装置企業やファウンドリーとは違い、自社の端末やクラウド基盤で初期需要を作れる点が強みです。

また、中国全体の産業政策も追い風です。CSISは、輸出規制が中国の国産代替と政府調達を加速させ、ローカル装置メーカーやAIプロセッサーの採用を押し上げていると分析しています。規制は短期的には足かせですが、長期的には国内供給網を育てる圧力にもなります。

ただし、研究開発費の大きさは成功確率を上げる条件であって、成功そのものではありません。先端半導体は、EDA、IP、材料、製造装置、検査、パッケージ、ファームウェア、開発ツールが同期しなければ性能を出せません。ファーウェイが381種類のチップ量産を示したことは実績ですが、世界最高水準のAIチップを高歩留まりで供給できるかは別の検証項目です。

TSMCとの差を縮めきれない量産経済の壁

TSMCは2025年の技術シンポジウムでA14を発表し、2028年に生産を始める計画を示しました。同社によれば、A14はN2比で同一電力時に最大15%の速度向上、同一速度時に最大30%の消費電力削減、20%超のロジック密度向上を狙います。これは、製造プロセスそのものの進化としての1.4nm級ロードマップです。

ファーウェイの2031年目標は、時間軸で見ればTSMCより数年遅れています。しかも同じ「1.4nm」という表現でも、TSMCはナノシート、設計技術協調最適化、量産ファブ、顧客設計環境を含めたプロセス提供です。ファーウェイは設計とシステム最適化で等価密度を狙うため、比較対象を慎重に分ける必要があります。

それでも、ファーウェイの構想には現実的な狙いがあります。中国市場でスマートフォンやAIサーバーを供給する場合、必ずしも世界最先端ノードと完全に同じ効率である必要はありません。輸入制約下で「十分に高性能な国内代替」を安定供給できれば、政府、通信、金融、クラウドなどの需要を取り込めます。

問題は、コストと電力です。DUV多重露光は工程が増えやすく、露光、エッチング、洗浄、検査の回数が増えれば、歩留まりとサイクルタイムに影響します。LogicFoldingで面積効率を改善しても、製造工程が複雑になればチップ単価は下がりにくくなります。データセンター向けAIでは、チップ価格だけでなく電力消費、冷却、保守、ソフトウェア移植コストも競争力を左右します。

米国側も規制を固定していません。2022年以降、AIチップの性能しきい値や迂回防止策は見直されてきました。ファーウェイが設計で抜け道を作れば、米国は装置、EDA、メモリー、先端パッケージ、保守部品のどこを締めるかを再設計します。半導体競争は、技術開発と規制対応が互いに相手を動かす長期戦になっています。

したがって、2031年の1.4nm相当という言葉は、成功を約束する数字というより、投資家、顧客、政策当局に向けたロードマップの提示です。ファーウェイは「制裁下でも技術進化の物語を描ける」と示したい。一方で、その物語を現実の競争力に変えるには、Kirin、Ascend、クラスタ製品で実測性能と量産性を積み上げる必要があります。

技術宣言を競争力へ変える検証ポイント

今後の焦点は、まず2026年秋に予定されるLogicFolding採用Kirinの実機評価です。注目すべきは、ベンチマークの瞬間風速ではなく、同世代スマートフォンでの電力効率、発熱、歩留まり、供給量です。端末価格が過度に高ければ、技術的な成果はあっても量産経済の壁を越えたとは言えません。

次に、Ascend系AIチップやSuperPoDへの展開です。AI基盤では、演算性能、メモリー帯域、通信遅延、ソフトウェア互換性が一体で評価されます。NVIDIA製品の代替を狙うなら、CUDAに相当する開発者体験や、主要AIフレームワークでの最適化も欠かせません。

最後に、規制と供給網の変化です。ASMLのEUV、DUV、検査装置、米国系EDA、HBM、先端パッケージのどこに追加制約が入るかで、中国の迂回戦略の難度は変わります。日本企業にとっては、中国向け装置、材料、電子部品の需要増と、米国規制への適合コストが同時に拡大する可能性があります。

ファーウェイのτスケーリングは、制裁下の中国半導体が「微細化だけではない競争軸」を探していることを示しました。設計、回路、システムをまとめて最適化する発想は、AI時代の半導体では確かに重要です。特に通信、クラウド、端末を自社で抱えるファーウェイには、システム全体で性能を引き出す余地があります。

一方、1.4nm相当という言葉をそのまま先端プロセスの制覇と読むのは早計です。量産で問われるのは、歩留まり、電力、コスト、供給量、開発者基盤です。読者が見るべきは発表の派手さではなく、2026年以降のKirinとAscendが、実測性能と供給実績でどこまでTSMCやNVIDIA依存を減らせるかです。

参考資料:

• HUAWEI Presents the Tau Scaling Law, Enabling Breakthroughs in Transistor Density and System Performance
• Huawei unveils new scaling law and tech that narrows gap with TSMC, Samsung
• Huawei unveils ‘Tau Scaling Law’ to hit 1.4-nanometer equivalent chip density by 2031
• 2025 Annual Report - Huawei
• Addition of Entities to the Entity List
• DeepSeek, Huawei, Export Controls, and the Future of the U.S.-China AI Race
• In Chip Race, China Gives Huawei the Steering Wheel
• China’s Localization Drive in Semiconductors Gains Impetus from Allied Chip Export Controls
• ASML 2025 Annual Report
• Strategy & stories - ASML 2025 Annual Report
• TSMC Unveils A14 Process at Technology Symposium to Advance the AI Future
• A14 Technology - TSMC