中国半導体ナノインプリントはASML代替となるか、歩留まり未開示

中国発NIL量産発表が注目される背景

中国の半導体スタートアップ、璞璘科技（PRINANO）が、DUV露光装置を使わずに光半導体の8インチウエハー量産検証に成功したと発表し、半導体業界で注目を集めています。使われたのは、光で回路を焼き付ける従来型露光ではなく、ハンコのように微細構造を転写するナノインプリントリソグラフィーです。

この話題が大きく見える理由は、米国主導の輸出規制で中国が先端露光装置を入手しにくくなっているためです。ASMLのEUV装置は最先端ロジックの中核であり、DUV装置も多重露光と組み合わせることで重要な生産基盤になります。そこへ「DUVを完全に回避した」という主張が出れば、技術的にも地政学的にも強い意味を持ちます。

ただし、今回の発表を「ASMLを超えた」と即断するのは早計です。対象はCPUやGPUのような先端ロジックではなく、光を扱う光半導体です。さらに、歩留まり、欠陥密度、量産数量、顧客への出荷実績は開示されていません。重要なのは、ナノインプリントがどの領域で有望で、どこから先が未証明なのかを分けて見ることです。

ナノインプリントが光半導体に向く理由

ハンコ型転写が生む装置コストの低さ

ナノインプリントは、マスクに刻んだ微細な凹凸をレジスト膜に直接押し当て、硬化後にパターンを残す技術です。投影光学系で縮小露光するフォトリソグラフィーとは発想が異なり、複雑なレンズ、強力な光源、極端に高い投影光学系を前提にしません。このため、装置構成を単純化し、電力消費や装置価格を抑えられる可能性があります。

Canonは2023年に、ナノインプリント方式の半導体製造装置「FPA-1200NZ2C」を発表しました。同社は、最小線幅14ナノメートルのパターニングが可能で、5ナノメートル世代のロジック半導体に相当すると説明しています。さらにマスク技術の改善により、10ナノメートル線幅、つまり2ナノメートル世代に対応する可能性にも触れています。

この公開情報が示すのは、ナノインプリントが「研究室の珍しい技術」ではなく、装置メーカーが量産用途を意識して商品化している技術だという点です。PRINANOの発表も、その流れの延長にあります。同社は深圳Litra Technologyとの協業で8インチ光半導体ウエハーを作製し、PL-AS真空エアクッション型ナノインプリント装置を使ったと報じられています。

ただし、装置原理が有利でも、それだけで量産技術として勝てるわけではありません。ナノインプリントは接触型プロセスです。テンプレートとウエハーが物理的に接するため、微粒子、気泡、離型不良、テンプレート摩耗が歩留まりに直結します。装置コストの低さは魅力ですが、製造現場では欠陥管理とスループットが同じくらい重要です。

光回路の反復構造との相性

PRINANOの発表で最も見落としやすいのは、対象が光半導体だという点です。光半導体やフォトニック集積回路では、導波路、回折格子、リング共振器、メタサーフェスのように、周期的な微細構造が性能を左右します。こうした反復構造は、テンプレートを用いて同じ形を繰り返し転写するナノインプリントと相性が良い領域です。

実際、ナノインプリントは光学素子やメタレンズの研究で広く使われています。2023年のメタレンズ研究では、直径6ミリメートルのシリコン窒化膜メタレンズをナノインプリントで作製し、ピーク集光効率81プラスマイナス1％を示したと報告されています。電子線描画で作った対照品の89プラスマイナス1％には届かないものの、量産性を意識したプロセスとして十分に注目される結果です。

一方、光回路は表面粗さや側壁形状に敏感です。シリコン窒化膜導波路の研究では、集積フォトニクスの損失が加工起因の側壁粗さに強く左右されることが示されています。つまり、線幅だけが細ければ良いわけではなく、転写後のエッチング、側壁品質、光損失、熱安定性まで含めたプロセス統合が必要です。

このため、PRINANOの発表を評価するなら「10ナノメートル以下の線幅」よりも、光デバイスとしての挿入損失、均一性、ウエハー内ばらつき、長期信頼性を見るべきです。光半導体では、電気的なトランジスタ密度だけでなく、光がどれだけ損失なく伝わるかが商用価値を決めます。

ASML代替論を分ける歩留まりと量産性

未開示の歩留まりが残す商用化の距離

PRINANOの主張で最も重要な空白は、歩留まりと欠陥密度です。報道では、同社が製造コストを従来DUV工程の約10分の1にできると説明したとされています。しかし、製造コストは装置価格だけで決まりません。歩留まりが低ければ、良品1個あたりのコストは急激に上がります。

半導体の量産では、同じパターンを一度作れることと、何千枚、何万枚のウエハーで安定して作れることの間に大きな差があります。特に接触型のナノインプリントでは、テンプレート上の欠陥が繰り返し転写されるリスクがあります。テンプレートを洗浄すればよいという単純な話ではなく、テンプレート寿命、交換頻度、検査時間、工程停止時間までコストに入ります。

PRINANOは2025年にも、半導体グレードのステップ・アンド・リピート型ナノインプリント装置を中国顧客に納入したと報じられました。その装置は300ミリメートルウエハー対応、10ナノメートル未満の線幅能力を持つとされています。これは技術的には興味深い進歩です。ただし、そこで示された用途も、メモリー、シリコンフォトニクス、マイクロディスプレー、先端パッケージなどが中心でした。

ここから読み取れるのは、PRINANO自身も当面は規則的な構造や特殊用途を主戦場にしている可能性です。CPUやAIアクセラレーターのような巨大ロジックは、配線層が複雑で、重ね合わせ精度と欠陥許容度が厳しく、1つの欠陥がチップ全体を不良にしやすい領域です。光半導体での量産検証が、そのまま先端ロジックの量産突破を意味するわけではありません。

先端ロジックを阻む重ね合わせ精度

ASMLの強さは、単に細い線を描けることではありません。EUV、DUV、計測、補正、ソフトウエア、顧客ファブでのプロセス統合を一体で成立させている点にあります。ASMLのEUV製品ページでは、NXEシステムが13.5ナノメートルのEUV光源を使い、7ナノメートル、5ナノメートル、3ナノメートル世代の複雑な基盤層を印刷すると説明されています。

さらに同社のHigh NA世代であるEXEシステムは、0.55の開口数を採用し、8ナノメートル解像度で2ナノメートル世代以降を支えるとされています。NXE:3800Eも2ナノメートルロジックと先端DRAMの量産支援を掲げます。つまりASMLの競争力は、露光装置単体というより、最先端ファブの工程全体に組み込まれた量産プラットフォームにあります。

DUVも軽視できません。ASMLはDUV浸液露光装置について、最新NXT機が1日6000枚超のウエハー処理能力を示していると説明しています。EUVが最も複雑な層を担当しても、残りの多数の層はDUVで処理されることが多く、EUVとDUVは長期に並存します。光半導体の一部工程でDUVを回避できても、ASMLの装置群を丸ごと不要にする話にはなりません。

ASMLの2025年年次報告書を見ると、この量産基盤の厚みが分かります。同社の2025年売上高は327億ユーロで、システム販売台数は535台でした。その内訳はEUVが48台、DUVが279台、計測・検査装置が208台です。先端ロジックの話になるほどEUVが注目されますが、実際のファブ運用ではDUVと計測・検査も大量に使われます。露光だけを置き換えても、計測、補正、欠陥検査、工程制御が追いつかなければ量産ラインには入りません。

この点で、PRINANOの発表とASMLの事業基盤は比較対象の階層が違います。PRINANOは、特定用途でDUVを回避する工程技術の有望性を示した段階です。ASMLは、世界中の主要ファブで多層工程を回す装置群と保守網を持つ量産インフラです。技術の優劣を見るには、線幅の細さだけでなく、顧客工場で何年も稼働し続ける能力まで含める必要があります。

ナノインプリントがASMLの一部市場を侵食する可能性はあります。特に光学素子、メタサーフェス、シリコンフォトニクス、マイクロディスプレー、先端パッケージのように、反復構造と低コスト転写が効く領域です。しかし、先端ロジックで必要な多層重ね合わせ、欠陥密度、スループット、装置稼働率を同時に満たせるかは、まだ公開データで確認できません。

輸出規制下で広がる中国半導体の迂回路

PRINANOの発表は、技術ニュースであると同時に、輸出規制への応答でもあります。米商務省産業安全保障局は2022年10月、先端コンピューティングIC、スーパーコンピューター用途、半導体製造装置に関する輸出管理を強化しました。連邦官報では、先端半導体製造に必要な品目や特定の中国内エンドユースに対し、新たなライセンス要件を設けたことが示されています。

2023年には追加の更新も行われ、中国が軍事能力を近代化するうえで重要な技術を入手する能力をさらに制限する方針が明記されました。中国企業にとって、先端露光装置へのアクセスが難しくなるほど、代替プロセス、先端パッケージ、チップレット、光電融合、成熟ノードの高度利用といった迂回路の重要性は高まります。

この文脈では、PRINANOのナノインプリントは合理的な探索です。EUVを自力で再現するには、光源、ミラー、真空、レジスト、計測、制御、サプライチェーンのすべてが必要です。これに対し、ナノインプリントは別の物理原理で微細構造を作るため、同じ土俵でASMLを追うより実用化の近道になる用途があります。

ただし、迂回路は万能ではありません。半導体産業では、ある工程を国産化しても、前後工程の材料、検査、エッチング、成膜、EDA、IP、装置保守で制約が残ります。光半導体の局所的な成功があっても、先端AI半導体の供給制約を一気に解くわけではありません。中国の半導体自立は、単発のブレークスルーではなく、用途ごとの工程再設計として進むと見るべきです。

投資家にとっても、見方は二分されます。ナノインプリントが特殊用途で量産実績を積めば、中国国内の装置、材料、テンプレート、検査企業に追い風になります。一方、ASMLやCanonが持つ量産ノウハウ、顧客基盤、装置保守網は短期で置き換えにくい資産です。したがって、今回の発表はASMLの終わりではなく、中国が特定用途から別ルートを広げる兆候と捉えるのが現実的です。

投資家と技術者が確認すべき検証指標

今回のPRINANO発表を評価するうえで、最初に確認すべき指標は歩留まりです。試作成功ではなく、ウエハー単位で何枚を処理し、良品率がどの水準で安定しているかが重要です。次に欠陥密度、テンプレート寿命、重ね合わせ精度、処理枚数、装置稼働率、顧客出荷実績を見ます。これらが出ない限り、商用化の距離は測れません。

技術者は、線幅の細さだけでなく、光デバイスとしての性能を見る必要があります。導波路損失、結合損失、ウエハー面内均一性、温度依存性、長期信頼性、後工程との整合性です。光半導体では、微細加工の見栄えよりも、システムに入れた時の光損失と量産ばらつきが競争力を決めます。

経営者や投資家は、発表の言葉を用途別に分解するべきです。光半導体、メタレンズ、マイクロディスプレー、先端パッケージでは、ナノインプリントが現実的な量産技術になる余地があります。一方、先端ロジックの全面代替には、ASMLが長年積み上げた露光、計測、補正、量産運用の壁があります。

今後の追加発表で注目すべきなのは、顧客名の有無よりも、検証条件の透明性です。何インチのウエハーを何枚処理したのか、テンプレートを何回使ったのか、どの欠陥を良品判定から除外したのか、量産時の検査方法は何か。こうした条件が明らかになれば、PRINANOの技術が試作段階を越えたのか、特殊用途の限定的な前進なのかを判断しやすくなります。

結論として、PRINANOの発表は無視すべき誇張ではありません。中国が露光装置規制の下で、特定用途に絞った別ルートを作ろうとしている重要なシグナルです。しかし、ASML凌駕という見出しを受け入れるには、公開データが足りません。次に見るべきは派手な線幅ではなく、歩留まり、欠陥密度、出荷実績という地味な量産指標です。

参考資料:

• Chinese startup claims photonic chip production without DUV lithography, says nanoimprint process cuts costs by 90%
• China-based firm delivers its first chipmaking tool that stamps nanoscale processor designs onto wafers
• Nanoimprint lithography semiconductor manufacturing system that covers diverse applications with simple patterning mechanism
• DUV lithography systems
• EUV lithography systems
• TWINSCAN NXE:3800E
• ASML 2025 Annual Report
• Implementation of Additional Export Controls: Certain Advanced Computing and Semiconductor Manufacturing Items
• Implementation of Additional Export Controls: Certain Advanced Computing Items; Supercomputer and Semiconductor End Use
• Visible metalenses with high focusing efficiency fabricated using nanoimprint lithography
• Probing the loss origins of ultra-smooth Si3N4 integrated photonic waveguides
• Photonic assisted light trapping integrated in ultrathin crystalline silicon solar cells by nanoimprint lithography